

УДК 681.3.06:621.382.82

К РАСЧЕТУ ПЕРЕДАТОЧНОЙ ХАРАКТЕРИСТИКИ ЛОГИЧЕСКИХ МДП ИС

Н.И.Назаров

Большие интегральные схемы являются сложными системами, схемотехническое проектирование которых предполагает функциональное разбиение на достаточно мелкие подсхемы. Машинное проектирование подсхем с целью удовлетворения заданным ограничениям на выходные параметры обычно требует многократного моделирования при различных значениях переменных; в связи с этим повышается необходимость автоматизированного вычисления всех выходных параметров подсхем с минимальными затратами машинного времени.

При проектировании МДП ИС основными выходными параметрами являются логические уровни и задержки, рассчитанные при особом образе заданных нагрузках, входных и питающих напряжениях. Однако в многокаскадных схемах логические уровни в некотором смысле мало зависят от параметров схемы. В этом случае при проектировании следует учитывать вид передаточной характеристики. Передаточная характеристика многокаскадных схем практически релейна, и ее можно описать одним параметром — напряжением переключения  $E_{\Pi}$ ; в общем случае  $E_{\Pi}$  можно определить как значение входного напряжения, при котором выходное равно полусумме напряжений логических уровней.

Один из методов расчета передаточной характеристики состоит в реализации какой-либо процедуры поиска двух точек на крутом участке [1]; по этим точкам можно определить напряжение переключения и крутизну характеристики. Расчет требует многократного решения задачи о статическом режиме, что сопряжено со значительными затратами числа операций.

В работе предлагается способ вычисления  $E_{\Pi}$  по результатам расчета переходного процесса при подаче на вход медленно возрастающего или убывающего напряжения; напряжение переключения в дина-

мике полагается равным значению входного напряжения в тот момент, когда выходное становится равным полусумме логических уровней. Предположим, что схема характеризуется задержкой  $\tau$ ; длина фронта входного сигнала равна  $T$ ,  $T \gg \tau$ ; напряжение переключения в динамике равно  $E_1$  при возрастании входного напряжения и  $E_2$  — при убывании. Результаты моделирования показывают, что  $E_1 \neq E_2$ ; в качестве  $E_{\Pi}$  может быть использовано значение  $(E_1 + E_2)/2$ , а величина  $\Delta E = |E_2 - E_1|$  может служить оценкой погрешности  $E_{\Pi}$ . Если заранее известно, что  $\Delta E$  мало, можно рассчитать только одно из  $E_1, E_2$  и использовать его в качестве  $E_{\Pi}$ .

Метод проверялся при исследовании схем, содержащих 4-10 транзисторов (ИЛИ-НЕ, И-НЕ, цепочка инверторов), обладающих задержками 30 - 50 нсек. Если  $\tau = 10^3$  нсек, то при напряжении питания 9 вольт  $\Delta E$  равно 1,4 - 1,8 вольта; при  $\tau = 10^4$  нсек  $\Delta E$  уменьшается до 0,2 - 0,4 вольта; при  $\tau = 10^5$  нсек  $\Delta E$  составляет всего несколько сотых долей вольта. Точность  $E_{\Pi}$  при  $\tau = 10^4 - 10^5$  нсек вполне достаточна для практических целей; существенно также, что  $E_{\Pi}$  для различных вариантов схемы рассчитывается в одинаковых условиях и погрешности в разных случаях будут близкими по величине и знаку. Для вычисления крутизны характеристики следует дополнительно выполнить расчет статического режима схемы при входном напряжении, несколько отличающемся от  $E_{\Pi}$ .

Методика расчета напряжения переключения реализована на языке ФОРТРАН для ЭВМ "Минск-32" на основе программы, описанной в [2]. Интегрирование выполняется неявным методом; начальный шаг выбирается равным  $(0,010 - 0,015) \cdot T$ , увеличение шага больше  $(0,02 - 0,03) \cdot T$  не допускается. Если использовать  $\tau = 10^5$  нсек и считать  $E_{\Pi} = E_1$ , то время вычисления  $E_{\Pi}$  составляет 7-9 сек для схемы ИЛИ-НЕ с двумя входами (4 транзистора) и 30 сек для цепочки из трех инверторов (6 транзисторов); это сравнимо со временем вычисления одной задержки.

Л и т е р а т у р а

1. НОГЕНКОВ И.П. и др. Экстремальные задачи при схемотехническом проектировании в электронике. Минск, Изд. БГУ им.В.И.Ленина, 1976.
2. НАЗАРОВ Н.И. Методика и программа электрического анализа МДП интегральных схем. - В кн.: Автоматизация проектирования в микроэлектронике. (Вычислительные системы, вып.64.) Новосибирск, 1975, с. 128-135.